반도체집적회로의 배치설계에 관한 법률 시행규칙
별표·별지11건 · 보관 11건
| ■ 반도체집적회로의 배치설계에 관한 법률 시행규칙 [별지 제4호서식] <개정 2025. 10. 1.> | 특허로(www.patent.go.kr)에서 온라인으로 제출 가능합니다. |
| 배치설계설명서 | |
| (앞쪽) | |
| 【배치설계의 명칭 및 분류】 【배치설계의 명칭】 【제1분류】 【제2분류】 (【반도체집적회로의 명칭】) 【배치설계파일의 설명】 【파일 형식】 【배치설계의 간단한 설명】 위와 같이 지식재산처장에게 제출합니다. 제출인(대리인) (서명 또는 인) | |
| 210㎜×297㎜(보존용지(2종) 70g/㎡) | |
| (뒤쪽) | |||||||||
| 1. 서식의 용도 및 관련 규정 이 서식은 배치설계권을 설정등록 하려는 경우에 그 배치설계를 설명하기 위하여 별지 제3호서식(설정등록신청서)의 첨부서류로 제출합니다(관련 규정: 「반도체집적회로의 배치설계에 관한 법률 시행령」 제11조제2항제2호). 2. 처리절차 | |||||||||
| 신고서 제출 | ⇒ | 접수 및 접수증 발급 | ⇒ | 서식 적격심사 | ⇒ | ㆍ 서식 적격 시: 관련부서 이관 | |||
| ㆍ 서식 흠결 시: 보정통지 또는 거절통지 | |||||||||
| (제출인) | (지식재산처) | (지식재산처) | (지식재산처) | ||||||
| ※ 기재요령 1.【배치설계의 명칭 및 분류】란 가.【배치설계의 명칭】란은 설정등록신청서의【배치설계의 명칭】란에 적힌 것과 같게 적습니다. 나.【제1분류】란은 설정등록을 신청하려는 배치설계의 대분류를 아래의 배치설계 분류표의 제1분류에 나열한 분류 중 해당하는 하나를 선택하여 적습니다. 해당 분류가 없는 경우에는 기타(Others)를 적습니다. 다.【제2분류】란은 【제1분류】란의 선택에 따라 결정되는 배치설계의 소분류를 아래의 배치설계 분류표의 제2분류 항목 중 해당하는 하나를 선택하여 적습니다. 해당 분류가 없는 경우에는 기타(Others)를 적습니다. 라.【제2분류】선택시 배치설계 분류표의 비고란의 기술분류를 참고하여 선택합니다. | |||||||||
| 【배치설계 분류표】 | |||||||||
| 연번 | 제1분류(대분류) | 제2분류(소분류) | 비고 | ||||||
| 1 | Analog (Analog & Digital Mixed Signal) | Analog Comparator, Analog Filter, Analog Multiplexer, Analog Switch, Clock Synthesizer, Coder/Decoder(CODEC), Converter, Graphics & Video Modules, Operational Amplifier, Oscillator, Oversampling Modulator, PLL/DLL, Power On Reset, Regulator, RF Module, Switched Cap Filter, Voltage Reference, Others | |||||||
| 2 | Digital Logic | Adder/Subtractor, Arithmetic & Logic Unit, Coordinates Conversion, Datapath, Divider, Floating Point Unit (FPU), Format Conversion, Multiplier, Square Root | Arithmetic & Logic Function | ||||||
| Compression/Decompression, Digital Subscriber Line, Encryption, Error Correction/Detection, Format Conversion, Interleaver/Deinterleaver, Modulation/Demodulation, Recognition, RF Data Communication | Data Transmission | ||||||||
| Application Layer, Network Security, Physical Layer, Protocol Layer, Network layer | Networking | ||||||||
| Embedded FPGA, Inter-Core Communication, Others | |||||||||
| 3 | Microcomponent | Graphic Interface, LVDS, On Chip/System Bus Interface, Peripheral Bus Interface, Processor Bus Interface, Serial Bus Interface, | Bus Interface | ||||||
| Accelerator, Building Block, Correlator, DSP Core, Filter, Transform, Video Encoder/Decoder | Digital Signal Processing | ||||||||
| Clock Generator, Controller, Receiver / Transmitter, Timer / Watchdog | Peripheral Core | ||||||||
| Coprocessor, CPU, Crypto Processor, DSP Core, Graphic Processor, Macrosequencer, Microcontroller, Microprocessor, Network Processor Others | Processor & Micro-controller | ||||||||
| 4 | Memory | Cache Memory, CAM, FIFO / LIFO, PSRAM, Asynchronous DRAM, Synchronous DRAM, Graphic Memory, Asynchronous SRAM, Synchronous SRAM, Mask ROM, Flash Memory, Others | |||||||
| 5 | Physical Library | I/O, Memory, Special Cell, Standard Cell, Others | |||||||
| 6 | Others | Others | |||||||
| 2.【반도체집적회로의 명칭】란 설정등록하려는 배치설계를 이용하여 제조한 반도체집적회로가 있는 경우에는 그 명칭을 적습니다. 3.【배치설계파일의 설명】란 【파일 형식】란은 설정등록하려는 배치설계파일의 컴퓨터상의 전자파일 형태를 적습니다. (예: 반도체집적회로 제조공정에 직접 이식 가능한 GDS, GDS II, CIF 등의 형태 또는 이들을 컴퓨터로 가공하여 배치설계의 평면적ㆍ입체적 구조를 식별 가능하게 나타낸 bmp, jpg, jpeg, gif, tif, tiff, pdf 등의 형태) 4.【배치설계의 간단한 설명】란 배치설계의 적용분야, 종래기술과 구별되는 배치설계의 특징, 제조한 반도체집적회로의 기능 및 그 밖에 배치설계와 관련된 기술적 사항을 포함하여 배치설계의 간단한 설명을 적을 수 있습니다. | |||||||||
rhwp 0.8.2 (2dced7bfe10c6597cead634264c7c1781c01f1e7)로 변환 · 2026-10-10T15:06:40Z — 표 밖의 문단·이미지·수식은 옮겨지지 않습니다. 원본이 필요하면 위의 내려받기를 쓰세요 또는 PDF 원본 ↗